我爱电子书-《兼容ARM9的软核处理器设计: 基于FPGA》| pdf + epub + mobi + awz3, 高清版, 带目录，Kindle版, 多看精排版下载

注重体验与质量的电子书资源下载网站

分类于: 计算机基础

简介

兼容ARM9的软核处理器设计: 基于FPGA 豆 7.6分

资源最后更新于 2020-03-29 04:21:48

作者：李新兵

出版社：出版社机械工业出版社

出版日期：2012-04

ISBN：9787111375722

文件格式： pdf

标签：计算机计算机科学程序计算机工程

简介· · · · · ·

《兼容ARM9的软核处理器设计：基于FPGA》介绍如何使用硬件描述语言Verilog进行FPGA设计。通过阅读《兼容ARM9的软核处理器设计：基于FPGA》，可以自行设计一个32位的RISC架构处理器——兼容市面上流行的ARM9微处理器。《兼容ARM9的软核处理器设计：基于FPGA》不仅详细介绍了Verilog HDL的语法，而且独具匠心地介绍了如何使用这种精简的语言进行成熟作品的设计。这也是《兼容ARM9的软核处理器设计：基于FPGA》相对于其他类似图书的首次尝试。《兼容ARM9的软核处理器设计：基于FPGA》以Verilog RTL设计为核心，从第1章建立Verilog RTL设计模型开始，到最后一章能够对Linux操作系统进行仿真。通过《兼容ARM9的软核处理器设计：基于FPGA》可以切实掌握基于ARM9的数字电路设计流程，并能够利用成熟的MCU软件设计工具生成BIN文件，通过BIN文件和一个只有1800行的兼容ARM9处理器内核，快速完成FPGA设计。本书作者：李新兵。

直接下载

简介

兼容ARM9的软核处理器设计: 基于FPGA 豆 7.6分

简介· · · · · ·

目录

前言

第1章 数字电路设计模型

1.1 最初的模型——带有输入输出的模块

1.2 组合逻辑

1.3 时序逻辑

1.4 同步电路

1.5 同步电路时序路径

1.6 RTL描述

1.7 综合生成电路

结束语

第2章 Verilog RTL编程

2.1 Verilog语言与RTL描述

2.2 Verilog描述语句对应电路

2.3 如何进行RTL设计

2.4 RTL设计要点

2.5 UART串口通信设计实例

结束语

第3章 Modelsim仿真

3.1 仿真的意义

3.2 testbench文件

3.3 Modelsim仿真工具

3.4 UART串口仿真实例

结束语

第4章 FPGA开发板原型验证

4.1 FPGA内部结构

4.2 FPGA开发板

4.3 FPGA设计开发流程

4.4 FPGA设计内部单元

4.5 UART设计在Altera FPGA的下载执行

4.6 UART设计在Xilinx FPGA的下载执行

结束语

第5章 ARM9微处理器编程模型

5.1 ARM公司历史

5.2 ARM处理器架构

5.3 微处理器基本模型

5.4 ARMv4架构模式

5.5 ARMv4架构内部寄存器

5.6 ARMv4架构的异常中断

5.7 ARMv4架构支持的ARM指令集

5.8 ARM指令与中断分析

结束语

第6章 兼容ARM9微处理器Verilog RTL设计

6.1 确定RTL设计的输入输出端口

6.2 经典的三级流水线架构

6.3 经典的五级流水线架构

6.4 三级流水线改进架构

6.5 适于兼容ARM9微处理器的三级架构

6.6 影响流水线架构执行的四种状况

6.7 第一级：取指阶段的Verilog RTL实现

6.8 第二级：乘法运算阶段的Verilog RTL实现

6.9 第三级：加法运算阶段的Verilog RTL实现

6.10 寄存器组的写入

6.11 CPSR/SPSR的写入

6.12 数据池的读写

6.13 第四级：读操作数据的回写

结束语

第7章 Hello World——兼容ARM9处理器内核运行的第一个程序

7.1 基于FPGA的SoC设计流程

7.2 使用RealView MDK编译Hello World程序

7.3 Modelsim仿真输出Hello World

7.4 建立hello World的FPGA设计工程

结束语

第8章 Dhrystone Benchmark——兼容ARM9处理器内核性能测试

8.1 Dhrystone 2.1介绍

8.2 移植Dhrystone 2.1进行编译

8.3 使用Modelsim仿真运行Dhrystone Benchmark

8.4 在线可编程的FPGA SoC设计工程

8.5 Dhrystone Benchmark在开发板中运行

结束语

第9章 uClinux仿真——结合SkyEye，启动不带MMU的操作系统

9.1 ARM7TDMI-S处理器内核

9.2 以ARM7TDMI为核心的单片机

9.3 uClinux嵌入式操作系统

9.4 SkyEye硬件模拟平台

9.5 Modelsim下仿真uClinux启动过程

结束语

第1章　数字电路设计模型

1.1　最初的模型——带有输入输出的模块

1.2　组合逻辑

1.3　时序逻辑

1.4　同步电路

1.5　同步电路时序路径

1.6　RTL描述

1.7　综合生成电路

第2章　Verilog RTL编程

2.1　Verilog语言与RTL描述

2.2　Verilog描述语句对应电路

2.3　如何进行RTL设计

2.4　RTL设计要点

2.5　UART串口通信设计实例

第3章　Modelsim仿真

3.1　仿真的意义

3.2　testbench文件

3.3　Modelsim仿真工具

3.4　UART串口仿真实例

第4章　FPGA开发板原型验证

4.1　FPGA内部结构

4.2　FPGA开发板

4.3　FPGA设计开发流程

4.4　FPGA设计内部单元

4.5　UART设计在Altera FPGA的下载执行

4.6　UART设计在Xilinx FPGA的下载执行

第5章　ARM9微处理器编程模型

5.1　ARM公司历史

5.2　ARM处理器架构

5.3　微处理器基本模型

5.4　ARMv4架构模式

5.5　ARMv4架构内部寄存器

5.6　ARMv4架构的异常中断

5.7　ARMv4架构支持的ARM指令集

5.8　ARM指令与中断分析

第6章　兼容ARM9微处理器Verilog RTL设计

6.1　确定RTL设计的输入输出端口

6.2　经典的三级流水线架构

6.3　经典的五级流水线架构

6.4　三级流水线改进架构

6.5　适于兼容ARM9微处理器的三级架构

6.6　影响流水线架构执行的四种状况

6.7　第一级：取指阶段的Verilog RTL实现

6.8　第二级：乘法运算阶段的Verilog RTL实现

6.9　第三级：加法运算阶段的Verilog RTL实现

6.10　寄存器组的写入

6.11　CPSR/SPSR的写入

6.12　数据池的读写

6.13　第四级：读操作数据的回写

第7章　Hello World——兼容ARM9处理器内核运行的第一个程序

7.1　基于FPGA的SoC设计流程

7.2　使用RealView MDK编译Hello World程序

7.3　Modelsim仿真输出Hello World

7.4　建立hello World的FPGA设计工程

第8章　Dhrystone Benchmark——兼容ARM9处理器内核性能测试

8.1　Dhrystone 2.1介绍

8.2　移植Dhrystone 2.1进行编译

8.3　使用Modelsim仿真运行Dhrystone Benchmark

8.4　在线可编程的FPGA SoC设计工程

8.5　Dhrystone Benchmark在开发板中运行

第9章　uClinux仿真——结合SkyEye，启动不带MMU的操作系统

9.1　ARM7TDMI-S处理器内核

9.2　以ARM7TDMI为核心的单片机

9.3　uClinux嵌入式操作系统

9.4　SkyEye硬件模拟平台

9.5　Modelsim下仿真uClinux启动过程

第10章　Linux操作系统仿真——结合mini2440开发板，启动带MMU的操作系统

10.1　ARM920T处理器内核

10.2　S3C2440A 32位微控制器

10.3　mini2440 ARM9开发板

10.4　NAND Flash仿真模型

10.5　为兼容ARM9处理器内核增加协处理器指令

10.6　建立仿真Linux操作系统的testbench

附录A　启动Linux操作系统的全部打印log信息

附录B　兼容ARM9处理器内核带注释的Verilog RTL代码

附录C　相关网址