我爱电子书-《零基础学FPGA: 基于Altera FPGA器件＆Verilog HDL语言》| pdf + epub + mobi + awz3, 高清版, 带目录，Kindle版, 多看精排版下载

注重体验与质量的电子书资源下载网站

分类于: 计算机基础

简介

零基础学FPGA: 基于Altera FPGA器件＆Verilog HDL语言豆 0.0分

资源最后更新于 2020-03-29 01:52:15

作者：葛亚明彭永丰薛冰

出版社：出版社机械工业出版社

出版日期：2010-09

ISBN：9787111311201

文件格式： pdf

标签：计算机程序设计零基础

简介· · · · · ·

《零基础学FPGA:基于Altera FPGA器件&Verilog HDL语言》以Altera公司的FPGA为样本，系统地介绍了FPGA的基本知识和相关软件的使用方法，重点讲述了VerilogHDL语言的编程特性、QuartusⅡ软件的使用技巧和Altera公司的高级软件工具，并给出了SDRAM综合设计实例。主要内容包括：FPGA的开发流程和开发工具，AlteraFPGA的硬件结构，VerilogHDL的基本知识，设计综合、优化和验证，基于AlteraFPGA的开发流程，基于QuartusII的时序约束与分析，基于ModelSim的仿真，VerilogHDL设计进阶，基于QuartusⅡ的设计优化，QuartusII的常用辅助设计工具，Altera其他高级工具和SRAM控制器设计等。全书重点突出，层次分明，注重知识的系统性、针对性和先进性；注重理论与实践联系，培养工程应用能力。另外，《零基础学FPGA:基于Altera FPGA器件&Verilog HDL语言》配套光盘给出了书中的实例文件、开发过程的操作录像文件、常用元器件及芯片等丰富的拓展资源，极大地方便了读者自学，动手实践。《零基础学FPGA:基于Altera FPGA器件&Verilog HDL语言》既可作为高等院校电子科学与技术、微电子学、集成电路设计与集成系统、电气工程及其自动化、自动化等专业的教材，也可作为相关领域工程技术人员、IC设计及嵌入式系统开发人员的参考书。葛亚明，彭永丰，薛冰　著

直接下载

简介

零基础学FPGA: 基于Altera FPGA器件＆Verilog HDL语言 豆 0.0分

简介· · · · · ·

目录

零基础学FPGA——基于Altera FPGA器件＆Verilog HDL语言

前言

如何学习FPGA设计

本书特点

读者对象

第1章 FPGA的开发流程和开发工具

1.1 FPGA概述

1.1.1 FPGA的发展

1.1.2 FPGA的生产厂家及其产品

1.2 FPGA的开发流程

1.2.1 FPGA的设计方法

1.2.2 典型FPGA的开发流程

1.2.3 基于FPGA的SOC设计方法

1.2.4 基于IP核的设计方法

1.3 FPGA的常用开发工具

1.3.1 代码输入工具

1.3.2 综合工具

1.3.3 仿真工具

1.3.4 实现与优化工具

1.3.5 EDA工具

1.4 实践拓展

1.5 思考与练习

第2章 Altera FPGA的硬件结构

2.1 主流高端FPGA——Stratix和Stratix Ⅱ

2.1.1 Stratix器件

2.1.2 Stratix Ⅱ器件

2.2 Stratix Ⅳ FPGA器件

2.2.1 Stratix Ⅳ FPGA的核心架构

2.2.2 Stratix Ⅳ FPGA TriMatrix存储器

2.3 主流低端FPGA——Cyclone和Cyclone Ⅱ

2.3.1 Cyclone器件

2.3.2 Cyclone Ⅱ器件

2.4 Cyclone Ⅳ器件

2.5 实例：FPGA最小系统设计

2.6 实践拓展

2.7 思考与练习

第3章 Verilog HDL的基本知识

3.1 Verilog HDL简介

3.2 Verilog HDL的开发流程

3.3 Verilog HDL的基本概念

3.3.1 程序格式

3.3.2 注释、间隔符和标识符

3.3.3 数值和字符串

3.3.4 数据类型

3.3.5 编译指令

3.3.6 系统任务和函数结构

3.3.7 运算符和表达式

3.4 行为级描述

3.4.1 过程结构

3.4.2 语句块

3.4.3 时序控制

3.4.4 赋值语句

3.4.5 分支语句

3.4.6 循环控制语句

3.4.7 任务与函数

3.5 结构级描述

3.5.1 模块级建模

3.5.2 门级建模

3.6 实例：交通灯控制器设计

3.7 实践拓展

3.8 思考与练习

第4章 设计综合、优化和验证

4.1 Verilog HDL语言综合

4.1.1 综合的基本概念

4.1.2 可综合的Verilog HDL结构

4.1.3 可综合的Verilog HDL操作符

4.1.4 通常忽略的Verilog HDL结构

4.1.5 不可综合的Verilog HDL结构

4.2 Verilog HDL语言设计优化

4.2.1 公因子和公共子表达式

4.2.2 循环语句优化

4.2.3 触发器和锁存器的优化

4.2.4 算术表达式优化

4.2.5 运算符优化

4.2.6 其他优化方式

4.3 实例：阶乘模型

零基础学FPGA: 基于Altera FPGA器件＆Verilog HDL语言豆 0.0分

第1章　FPGA的开发流程和开发工具

1.1　FPGA概述

1.1.1　FPGA的发展

1.1.2　FPGA的生产厂家及其产品

1.2　FPGA的开发流程

1.2.1　FPGA的设计方法

1.2.2　典型FPGA的开发流程

1.2.3　基于FPGA的SOC设计方法

1.2.4　基于IP核的设计方法

1.3　FPGA的常用开发工具

1.3.1　代码输入工具

1.3.2　综合工具

1.3.3　仿真工具

1.3.4　实现与优化工具

1.3.5　EDA工具

1.4　实践拓展

1.5　思考与练习

第2章　Altera FPGA的硬件结构

2.1　主流高端FPGA——Stratix和Stratix Ⅱ

2.1.1　Stratix器件

2.1.2　Stratix Ⅱ器件

2.2　Stratix Ⅳ FPGA器件

2.2.1　Stratix Ⅳ FPGA的核心架构

2.2.2　Stratix Ⅳ FPGA TriMatrix存储器

2.3　主流低端FPGA——Cyclone和Cyclone Ⅱ

2.3.1　Cyclone器件

2.3.2　Cyclone Ⅱ器件

2.4　Cyclone Ⅳ器件

2.5　实例：FPGA最小系统设计

2.6　实践拓展

2.7　思考与练习

第3章　Verilog HDL的基本知识

3.1　Verilog HDL简介

3.2　Verilog HDL的开发流程

3.3　Verilog HDL的基本概念

3.3.1　程序格式

3.3.2　注释、间隔符和标识符

3.3.3　数值和字符串

3.3.4　数据类型

3.3.5　编译指令

3.3.6　系统任务和函数结构

3.3.7　运算符和表达式

3.4　行为级描述

3.4.1　过程结构

3.4.2　语句块

3.4.3　时序控制

3.4.4　赋值语句

3.4.5　分支语句

3.4.6　循环控制语句

3.4.7　任务与函数

3.5　结构级描述

3.5.1　模块级建模

3.5.2　门级建模

3.6　实例：交通灯控制器设计

3.7　实践拓展

3.8　思考与练习

第4章　设计综合、优化和验证

4.1　Verilog HDL语言综合

4.1.1　综合的基本概念

4.1.2　可综合的Verilog HDL结构

4.1.3　可综合的Verilog HDL操作符

4.1.4　通常忽略的Verilog HDL结构

4.1.5　不可综合的Verilog HDL结构

4.2　Verilog HDL语言设计优化

4.2.1　公因子和公共子表达式

4.2.2　循环语句优化

4.2.3　触发器和锁存器的优化

4.2.4　算术表达式优化

4.2.5　运算符优化

4.2.6　其他优化方式

4.3　实例：阶乘模型

4.4　功能验证

4.4.1　验证方法学

4.4.2　搭建一个简单TestBench

4.5　实例：移位寄存器的测试程序

4.6　实践拓展

4.7　思考与练习

第5章　基于Altera FPGA的开发流程

5.1　Quartus Ⅱ软件功能与特点